Pracownia Urządzeń Techniki Komputerowej Dla Uczniów i Studentów. Część 2 - ebook
Pracownia Urządzeń Techniki Komputerowej Dla Uczniów i Studentów. Część 2 - ebook
Pracownia urządzeń i techniki komputerowej dla uczniów i studentów – Część 2 to zbiór przykładów, ćwiczeń i zadań opracowany pod kątem praktycznych zagadnień laboratoryjnych bazujących na symulacjach. Znajdziemy tu symulacje obwodów pomagających zrozumieć świat elektroniki cyfrowej i zasad na podstawie których działają komputery. Przedstawiono zasady projektowania, badania i programowania układów cyfrowych. Książka dedykowana jest uczniom, studentom i nauczycielom. Zawiera materiały pomocnicze dla przedmiotów związanych z elektroniką cyfrową i urządzeniami techniki komputerowej. Może być wykorzystana w laboratoriach studenckich jak i na kursach branżowych. Omawia podstawy algebry Boole’a, minimalizację funkcji logicznych i zagadnienia związane z programowaniem. Omówione zostały układy kombinacyjne, sekwencyjne i pamięci w postaci konkretnych układów scalonych. Cennym dodatkiem do książki jest możliwość pobrania plików ćwiczeń, przykładów i prezentacji przygotowanych przez autora. Autorem książki jest Jerzy Kluczewski, długoletni instruktor Akademii CISCO CCNA. W swoim dorobku autorskim posiada już wiele publikacji książkowych i zbiory zadań o tematyce związanej z sieciami komputerowymi. Swoje doświadczenie zdobywał podczas pracy w przemyśle, obecnie jest wykładowcą w Wyższej Szkole Bankowej w Gdańsku.
Kategoria: | Informatyka |
Zabezpieczenie: |
Watermark
|
ISBN: | 978-83-65645-71-5 |
Rozmiar pliku: | 20 MB |
FRAGMENT KSIĄŻKI
7.1 PRZERZUTNIKI W PROGRAMIE ATANUA Przerzutnik D synchroniczny
Rysunek 7.1 Symbol przerzutnika D
Rysunek 7.2 Zasada działania przerzutnika D
Tabela 7.2 Tabela działania przerzutnika D
Wejście E to wejście synchronizujące. Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał E jest równy 1. Przerzutnik zapamiętuje wtedy stan wejścia D (i przenosi go na wyjście Q). W pozostałych przypadkach, stan jego wyjścia Q jest poprzednim stanem, czyli Q n-1 . Przerzutnik ten może służyć jako 1 bitowa komórka pamięci oraz do tworzenia bardziej złożonych układów sekwencyjnych.
Przerzutnik SR synchroniczny
Rysunek 7.3 Symbol przerzutnika SR
Tabela 7.3 Opis wejść i wyjść przerzutnika SR
Rysunek 7.4 Zasada działania przerzutnika SR
Tabela 7.4 Tabela działania przerzutnika SR
Wejście E to wejście synchronizujące. Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał E jest równy 1. Przerzutnik jest ustawiony w stan 1 (wyjście Q), gdy wejście S = 1. Przerzutnik jest ustawiony w stan 0 (wyjście Q), gdy wejście R = 1. Stany wejść S=1 oraz jednocześnie R=1 są zabronione. Stany wejść S=0 oraz jednocześnie R=0 nie zmieniają stanu przerzutnika (stan jego wyjścia Q jest poprzednim stanem, czyli Q n-1 .
Przerzutnik SR może służyć do tworzenia bardziej złożonych układów sekwencyjnych, np. rejestrów. Do tworzenia rejestrów częściej stosowany jest przerzutnik JK, ponieważ nie występuje w nim stan zabroniony.
Przerzutnik JK synchroniczny
Rysunek 7.5 Symbol przerzutnika JK
Tabela 7.5 Opis wejść i wyjść przerzutnika JK
Rysunek 7.6 Zasada działania przerzutnika JK
Tabela 7.6 Tabela działania przerzutnika JK
Wejście oznaczone małym trójkątem to wejście synchronizujące (zegarowe). Ponieważ jest to przerzutnik synchroniczny, to stan na jego wyjściu Q, może zmienić się tylko, gdy sygnał zegarowy jest równy 1. Przy stanach J=0 i K=0, przerzutnik nie zmienia swojego stanu (wyjście Q), natomiast przy stanach J=1 i K=1, przerzutnik zmienia swój stan na stan będący zaprzeczeniem stanu poprzedniego (oznaczonego jako Q n-1 ). Kombinacja stanów wejść J=1 oraz K=0 zmienia stan przerzutnika na 1. Kombinacja stanów wejść J=0 oraz K=1 zmienia stan przerzutnika na 0.
Dodatkowe wejścia S i R, które działają bez względu na stan wejść J i K i dlatego nazywamy je nadrzędnymi. Wejście S=1 ustawia przerzutnik w stan 1 (Set), a wejście R=1 ustawia przerzutnik w stan 0 (Reset).
Przerzutnik JK może służyć do tworzenia bardziej złożonych układów sekwencyjnych, np. rejestrów.
7.2 PRZERZUTNIKI W PROGRAMIE DIGITAL WORKS Przerzutnik D synchroniczny
Rysunek 7.7 Przerzutnik D
Dodatkowe wejścia PRESET i RESET, które działają bez względu na stan wejścia D i dlatego nazywamy je nadrzędnymi. Wejście PRESET=1 ustawia przerzutnik w stan 1, a wejście RESET=1 ustawia przerzutnik w stan 0.
Tabela 7.7 Tabela działania przerzutnika D
Przerzutnik SR asynchroniczny
Tabela 7.8 Tabela działania przerzutnika SR
Przerzutnik JK synchroniczny
Rysunek 7.9 Przerzutnik JK
Dodatkowe wejścia PRESET i RESET, które działają bez względu na stan wejść J K, dlatego nazywamy je nadrzędnymi. Wejście PRESET=1 ustawia przerzutnik w stan 1, a wejście RESET=1 ustawia przerzutnik w stan 0.
Tabela 7.9 Tabela działania przerzutnika JK
7.3 LICZNIKI MODULO W PROGRAMIE ATANUA Licznik dodający 3-bitowy (tzw. liczący do przodu) modulo 3 Licznik dodający to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zwiększa liczbę pamiętaną w liczniku o jeden.
Rysunek 7.10 Schemat 3-bitowego licznika synchronicznego (dodającego) ówi
Tabela 7.10 Tabela działania licznika modulo 3 (dodającego) Przebieg stanów logicznych w programie Atanua jest możliwy ale jest bardzo nieczytelny, dlatego został tu pominięty. Najlepiej jeśli przebiegi czasowe sprawdzisz w analogicznym układzie wykonanym za pomocą Digital Works.
Licznik odejmujący 3-bitowy (tzw. liczący do tyłu) modulo 3 Licznik odejmujący to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zmniejsza liczbę pamiętaną w liczniku o jeden.
Rysunek 7.11 Schemat 3-bitowego licznika synchronicznego (odejmującego)
Tabela 7.11 Tabela działania licznika modulo 3 (odejmującego) Przebieg stanów logicznych w programie Atanua jest możliwy ale jest bardzo nieczytelny, dlatego został tu pominięty. Najlepiej jeśli przebiegi czasowe sprawdzisz w analogicznym układzie wykonanym za pomocą Digital Works.
7.4 LICZNIKI MODULO W PROGRAMIE DIGITAL WORKS Licznik dodający 3-bitowy (tzw. liczący do przodu) modulo 3: Licznik dodający to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zwiększa liczbę pamiętaną w liczniku o jeden.
Rysunek 7.12 Schemat 3-bitowego licznika synchronicznego
Tabela 7.12 Tabela działania
Rysunek 7.13 Przebieg stanów logicznych
Licznik odejmujący 3-bitowy (tzw. liczący do tyłu) modulo 3 Licznik odejmujący to sekwencyjny układ cyfrowy, który po każdym impulsie podanym na jego wejście zmniejsza liczbę pamiętaną w liczniku o jeden.
Rysunek 7.14 Schemat 3-bitowego licznika synchronicznego
Rysunek 7.15 Przebieg stanów logicznych
7.5 DZIELNIK CZ Ę STOTLIWO Ś CI W PROGRAMIE ATANUA Przerzutnik D można wykorzystać do dzielenia częstotliwości sygnału zegarowego, czyli zmniejszania jego częstotliwości. Przykład wykonany w programie Atanua , został zaprezentowany poniżej. Każdy przerzutnik D dzieli częstotliwość sygnału zegarowego wchodzącego do niego przez 2.
Częstotliwość sygnału F2 jest 2 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Częstotliwość sygnału F4 jest 4 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Częstotliwość sygnału F8 jest 8 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Rysunek 7.16 Schemat dzielnika częstotliwości
Na przykład przy założeniu, że sygnał CLOCK ma częstotliwość 1 Hz, to:
Dioda F1 będzie mrugała co 1 sekundę.
Dioda F2 będzie mrugała co 2 sekundy.
Dioda F4 będzie mrugała co 4 sekundy.
Dioda F8 będzie mrugała co 8 sekund.
7.6 DZIELNIK CZ Ę STOTLIWO Ś CI W PROGRAMIE DIGITAL WORKS
Przerzutnik D można wykorzystać do dzielenia częstotliwości sygnału zegarowego, czyli zmniejszania jego częstotliwości. Przykład wykonany w programie Digital Works , został zaprezentowany poniżej. Każdy przerzutnik D dzieli częstotliwość sygnału zegarowego wchodzącego do niego przez 2.
Częstotliwość sygnału F2 jest 2 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Częstotliwość sygnału F4 jest 4 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Częstotliwość sygnału F8 jest 8 razy mniejsza od częstotliwości sygnału F1 (CLOCK).
Rysunek 7.17 Schemat dzielnika częstotliwości
Na przykład przy założeniu, że sygnał CLOCK ma częstotliwość 1 Hz, to:
Dioda F1 będzie mrugała co 1 sekundę.
Dioda F2 będzie mrugała co 2 sekundy.
Dioda F4 będzie mrugała co 4 sekundy.
Dioda F8 będzie mrugała co 8 sekund.
Rysunek 7.18 Przebieg stanów logicznych